mboost-dp1
No Thumbnail
Jeg er en smule forvirret af al den snak om MHz og GHz. Først, siger en flok mennesker til mig, at clock-hastigheden er absolut ligegyldig, og dernæst kommer et helt firma og sætter en clock-hastighed som deres formål med en CPU.
Hvilken relevans har clock hastigheden for CPU'en, hvis nu ydelsen skulle være elendig/astronomisk?
Hvilken relevans har clock hastigheden for CPU'en, hvis nu ydelsen skulle være elendig/astronomisk?
Clockfrekvens = antal CPUinstruktioner pr. sekund.
1 GHz = 1 milliard CPUinstruktioner pr. sekund, dvs. CPU'en kan udføre 1 milliard kommandoer pr. sekund.
Det som gør at clockfrekvensen ikke er alt, er måden man f.eks. implementerer division i CPU'en Hvis en CPU skal bruge f.eks. 4 instruktioner for at lave en division og en anden skal bruge 2, så vil sidstnævnte være dobbelt så hurtig ved samme clockfrekvens.
Jeg håber at Intel & AMD i fællesskab ser lyset og skrotter deres x86 arkitektur og begynder forfra. Vores nuværende CPU'er indeholder teknologi tilbage fra 70'erne (8088 CPU'en) i bagudkompatibilitetens hellige navn. En frisk start vil give os bedre og væsentligt mere effektive CPU'er
Hvis de starter forfra skal vi selvf. have et windows som er compileret til den nye kerne og sikkert også nye motherboards, men det er ikke så svært at få gennemført... tænk bare på dengang man gik fra AT til ATX standard eller fra PCI til AGP og nu til PCI-E ... sådan noget kan let gennemføres gradvist.
1 GHz = 1 milliard CPUinstruktioner pr. sekund, dvs. CPU'en kan udføre 1 milliard kommandoer pr. sekund.
Det som gør at clockfrekvensen ikke er alt, er måden man f.eks. implementerer division i CPU'en Hvis en CPU skal bruge f.eks. 4 instruktioner for at lave en division og en anden skal bruge 2, så vil sidstnævnte være dobbelt så hurtig ved samme clockfrekvens.
Jeg håber at Intel & AMD i fællesskab ser lyset og skrotter deres x86 arkitektur og begynder forfra. Vores nuværende CPU'er indeholder teknologi tilbage fra 70'erne (8088 CPU'en) i bagudkompatibilitetens hellige navn. En frisk start vil give os bedre og væsentligt mere effektive CPU'er
Hvis de starter forfra skal vi selvf. have et windows som er compileret til den nye kerne og sikkert også nye motherboards, men det er ikke så svært at få gennemført... tænk bare på dengang man gik fra AT til ATX standard eller fra PCI til AGP og nu til PCI-E ... sådan noget kan let gennemføres gradvist.
#3, ikke helt rigtigt. Der findes flere måder at beregne hastigheden for en CPU, bl.a. med modellen MIPS (millioner instruktioner pr sek.), et eks. en Motorola 68040 40MHz køre med 40.000.000 Hz (40mio svingninger pr sek), men yder kun 34-39MIPS (anpå model), altså 34-39 millioner instruktioner pr sek.
For 1 GHz er = 1.000.000.000 Hz, 1 Hz er = 1 svingning pr sek. Det vil sige at 1 GHz er 1.000.000.000 svingninger pr sek.
Håber det hjalp lidt.
mvh
Brian
Dansk Oplysnings Virksomhed For Internet Brug.
For 1 GHz er = 1.000.000.000 Hz, 1 Hz er = 1 svingning pr sek. Det vil sige at 1 GHz er 1.000.000.000 svingninger pr sek.
Håber det hjalp lidt.
mvh
Brian
Dansk Oplysnings Virksomhed For Internet Brug.
Er det ikke en lidt sjovt tanke det er IBM der står for at producere alle de nye typer cpu'ere? (Cell/nu denne her)
Intel og AMD må da snart igang med lidt nytænkning imho :)
Intel og AMD må da snart igang med lidt nytænkning imho :)
#8 jo, lidt :) ikke at forglemme at de lavede PowerPC'en som efter min menning var x86 arkitekturen overlegen. Så lad os bare håbe Cell og denne nye slår igennem, og at apple så sætter den i deres maskiner.... :) så ville jeg blive glad... er lidt træt af intel valget, men lad os nu se om de har noget oppe i deres ærmer? Lidt sjovt btw, at apple altid har noget oppe i deres ærmer, når de har hovedsædde i californien hvor alle går i t-shirts året rundt :)
Meget offtopic: hvad står h'et for i imho?
In my Oppinion? hvad skal man bruge h'et til?
#10 i hope you are kidding!!
Meget offtopic: hvad står h'et for i imho?
In my Oppinion? hvad skal man bruge h'et til?
#10 i hope you are kidding!!
#9: Oprindeligt stod h'et for 'humble'. Ved ikke om det stadig er gængs opfattelse..
#1: Clockfrekvensen kan godt bruges til at angive hastighed, men kun inden for en given arkitektur. Hvis alle clockfrekvenser, også udadtil til hukommelse m.v., bliver øget til det dobbelte, ja så vil den selvfølgeligt blive dobbelt så hurtig. Det giver til gengæld ikke mening at sammenligne clockfrekvensen på f.eks. P4 og Athlon 64, fordi de er optimeret på forskellige måder, og det er her problemet kommer med den ensidige fokus på clockfrekvens. Denne nye 500MHz CPU skal derfor nok ikke sammenlignes med en 500MHz P-III.
#1: Clockfrekvensen kan godt bruges til at angive hastighed, men kun inden for en given arkitektur. Hvis alle clockfrekvenser, også udadtil til hukommelse m.v., bliver øget til det dobbelte, ja så vil den selvfølgeligt blive dobbelt så hurtig. Det giver til gengæld ikke mening at sammenligne clockfrekvensen på f.eks. P4 og Athlon 64, fordi de er optimeret på forskellige måder, og det er her problemet kommer med den ensidige fokus på clockfrekvens. Denne nye 500MHz CPU skal derfor nok ikke sammenlignes med en 500MHz P-III.
#3 [quote]Vores nuværende CPU'er indeholder teknologi tilbage fra 70'erne (8088 CPU'en) i bagudkompatibilitetens hellige navn[\quote]
Alle moderne "x86" processorer oversætter først x86 instruktionerne til et mere håndterbart risk-lignende instruktionssæt. Det er således ikke så stor en hurdel af man stadig bruger x86 instruktionerne, da de alligevel oversættes. Det betyder bare at man spilder en bunke transistorer denne oversættelse.
Men ja, det er dybest set åndsvagt, men en konsekvens af hvad folk vil have: bagudkompatibilitet.
Alle moderne "x86" processorer oversætter først x86 instruktionerne til et mere håndterbart risk-lignende instruktionssæt. Det er således ikke så stor en hurdel af man stadig bruger x86 instruktionerne, da de alligevel oversættes. Det betyder bare at man spilder en bunke transistorer denne oversættelse.
Men ja, det er dybest set åndsvagt, men en konsekvens af hvad folk vil have: bagudkompatibilitet.
#9
Meget offtopic: hvad står h'et for i imho?Der er en rimelig omfattende liste på http://en.wikipedia.org/wiki/List_of_internet_slan... ;)
Det lyder lidt som "EPIC on steroids" ;o) 128 instruction bundles (mod EPICs 3)! Det ku' være rart at høre lidt mere om hvor effektiv deres compiler er til at pakke bundles og hvor hurtigt den kan oversætte. (Lidt mere info i CWs artikel)
Der er vist iøvrigt et par læsere som kunne trænge til at læse lidt om micro-ops (og micro-ops fusion), out-of-order execution og andre smarte ting der er introduceret i konsum-CPUer i løbet af de sidste 20 år eller så. Hvis jeg husker rigtigt så skal vi helt tilbage til Pentium 1 for at finde en in-order CPU.
Der er vist iøvrigt et par læsere som kunne trænge til at læse lidt om micro-ops (og micro-ops fusion), out-of-order execution og andre smarte ting der er introduceret i konsum-CPUer i løbet af de sidste 20 år eller så. Hvis jeg husker rigtigt så skal vi helt tilbage til Pentium 1 for at finde en in-order CPU.
#1 Det afhænger af hvilken arkitektur og teknologi man anvender.
Ved synkrone processorer (Al aktivitet synkroniseres af et taktslag), som for eksempel vores x86 (PIV'en var dog lidt anderledes ved at den benyttede dualpumped ALU'er og dermed reelt havde 2 takt-signaler og dermed vel egentligt var lidt asynkron)) - taler man om to hovedindgangsvinkler : Speed deamons og braniacs (Første gang diskussionen brød ud i lys lue var i begyndelsen af 1990'erne - hvor kampen stod imellem DEC Alpha og IBM Power). En Speed Deamon er en processor der har en begrænset parallelitet (Afvikler kun få instruktioner sideløbende), men som kører ved en høj frekvens.En Brainiac derimod udnytter en høj parallellitet men kører ved en lavtaktfrekvens.
Grunden til at man afskriver enten det ene eller det andet er vel primært varmeudvikling.
Der findes så arkitekturer hvor man forsøger at optimere udnyttelsen. For eksempel så pakker Transmeta Efficieon (Eller hvordan det nu staves) instruktionerne sammen og skyder dem igennem sin 512-bit motor.
Pudsigt nok er K8 lidt smittet af dette, da den dekoder og pakker x86 instruktionerne sammen til en MacroOPs (vist optil en 3-4 stykker per MacroOps) - Derudover er der de asynkrone og de frekvensfrie, der er meget komplekse.
Ved synkrone processorer (Al aktivitet synkroniseres af et taktslag), som for eksempel vores x86 (PIV'en var dog lidt anderledes ved at den benyttede dualpumped ALU'er og dermed reelt havde 2 takt-signaler og dermed vel egentligt var lidt asynkron)) - taler man om to hovedindgangsvinkler : Speed deamons og braniacs (Første gang diskussionen brød ud i lys lue var i begyndelsen af 1990'erne - hvor kampen stod imellem DEC Alpha og IBM Power). En Speed Deamon er en processor der har en begrænset parallelitet (Afvikler kun få instruktioner sideløbende), men som kører ved en høj frekvens.En Brainiac derimod udnytter en høj parallellitet men kører ved en lavtaktfrekvens.
Grunden til at man afskriver enten det ene eller det andet er vel primært varmeudvikling.
Der findes så arkitekturer hvor man forsøger at optimere udnyttelsen. For eksempel så pakker Transmeta Efficieon (Eller hvordan det nu staves) instruktionerne sammen og skyder dem igennem sin 512-bit motor.
Pudsigt nok er K8 lidt smittet af dette, da den dekoder og pakker x86 instruktionerne sammen til en MacroOPs (vist optil en 3-4 stykker per MacroOps) - Derudover er der de asynkrone og de frekvensfrie, der er meget komplekse.
#20 - Det er nok også en lidt Intel-biased udtalelse ;o) AMD var vist også lidt efter Intel mht at introducere en ooo arkitektur (K6: in-order, K7: out-of-order svjh).
Hvis vi bevæger os væk fra konsum- og x86 så er der sikkert mange eksempler på in-order CPUer (synes egentlig ikke at sparc er et konsum-produkt, VIAs x86-linie er også en anelse af et specialitetprodukt).
Hvis vi bevæger os væk fra konsum- og x86 så er der sikkert mange eksempler på in-order CPUer (synes egentlig ikke at sparc er et konsum-produkt, VIAs x86-linie er også en anelse af et specialitetprodukt).
#3 og #5
Synes at det er lidt mudret forklaret.
#3 kommer vist til at forveksle en 'clock cycle' og en instruktion, men ellers er det rigtigt nok hvad han siger.
Når #3 siger at en CPU f.eks skal bruge 4 instruktioner på at udføre en division, mener han højst sandsynligt 4 clock cycles. Selv om nogle arkitekturer ikke har en divisions-instruktion og derfor må dividere ved hjælp af en række af andre instruktioner(F.eks dividerede egypterne ved at fordoble og plusse. At fordoble i et binær akitekture er det samme som 'shift left' instruktionen og plus har ofte sin egen instruktion. Altså kan man dividere med 'shift left' og 'plus') tror jeg ikke at det er dette han mener, da disse arkitekturer enten er meget gamle eller uhyre specialicerede.
En 'clock-cycle' kan beskrives som den tid der går mellem hvert 'tick' fra den kvarts crystal der fungere som ur i en CPU. Som i ved fra jeres overclocking kan man regulere hvor langt et tick skal være. (På en 1Ghz maskine er et tick eksempelvis på 1 nanosekundt)
Hovedgrunden til at clockfrekvensen ikke er super god til at måle performance er som #3 ganske rigtigt mener, at der ikke altid er et 1 til 1 forhold mellem clock cycles og instruktioner.
Derudover skal man også huske at de fleste nyrere akitekture er bygget over pipeline-princippet. Hvilket betyder at der er flere instruktioner under udførelse på samme tid. (Untagen lige når der sættes strøm til CPU'en)
MIPS er egentlig også en rimelig dårlig indikation da nogle arkitekturer som #3 siger er "gode" til at udføre en type instruktioner og andre er "gode" til at udfører andre. MIPS har faktisk et lille øgenavn "Meaningless Interpretation of Processor Speed".
Hvad skal man så gøre som computer-uduelig?
Start med at få en idé om hvad du skal bruge din computer til. Og derefter enten spørge nogen som har forstand på det. Eller bedre endnu.... læse nogle reviews på nettet.
Synes at det er lidt mudret forklaret.
#3 kommer vist til at forveksle en 'clock cycle' og en instruktion, men ellers er det rigtigt nok hvad han siger.
Når #3 siger at en CPU f.eks skal bruge 4 instruktioner på at udføre en division, mener han højst sandsynligt 4 clock cycles. Selv om nogle arkitekturer ikke har en divisions-instruktion og derfor må dividere ved hjælp af en række af andre instruktioner(F.eks dividerede egypterne ved at fordoble og plusse. At fordoble i et binær akitekture er det samme som 'shift left' instruktionen og plus har ofte sin egen instruktion. Altså kan man dividere med 'shift left' og 'plus') tror jeg ikke at det er dette han mener, da disse arkitekturer enten er meget gamle eller uhyre specialicerede.
En 'clock-cycle' kan beskrives som den tid der går mellem hvert 'tick' fra den kvarts crystal der fungere som ur i en CPU. Som i ved fra jeres overclocking kan man regulere hvor langt et tick skal være. (På en 1Ghz maskine er et tick eksempelvis på 1 nanosekundt)
Hovedgrunden til at clockfrekvensen ikke er super god til at måle performance er som #3 ganske rigtigt mener, at der ikke altid er et 1 til 1 forhold mellem clock cycles og instruktioner.
Derudover skal man også huske at de fleste nyrere akitekture er bygget over pipeline-princippet. Hvilket betyder at der er flere instruktioner under udførelse på samme tid. (Untagen lige når der sættes strøm til CPU'en)
MIPS er egentlig også en rimelig dårlig indikation da nogle arkitekturer som #3 siger er "gode" til at udføre en type instruktioner og andre er "gode" til at udfører andre. MIPS har faktisk et lille øgenavn "Meaningless Interpretation of Processor Speed".
Hvad skal man så gøre som computer-uduelig?
Start med at få en idé om hvad du skal bruge din computer til. Og derefter enten spørge nogen som har forstand på det. Eller bedre endnu.... læse nogle reviews på nettet.
#21 Den første OOO børge jeg kan huske var Cyrix 6x86, der ligeledes introducerede en lag række teknologier der stadig benyttes :o)
Jeg vil ikke kalde Centaur VIA C3 for et specialitetprodukt - det bevæger sig dog derhen, via Eden platformen - hvor VIA vist ikke helt kan bestemme sig til om de vil slippe dual C3 konfigurationer ud på gaden - og Centaur vist yderligere leger lidt med et nyt design (fler-kerne, SMP og in-order) - men nu er den WinChip da vist også ved at være lidt mere end almindelig slidt.
Jeg vil ikke kalde Centaur VIA C3 for et specialitetprodukt - det bevæger sig dog derhen, via Eden platformen - hvor VIA vist ikke helt kan bestemme sig til om de vil slippe dual C3 konfigurationer ud på gaden - og Centaur vist yderligere leger lidt med et nyt design (fler-kerne, SMP og in-order) - men nu er den WinChip da vist også ved at være lidt mere end almindelig slidt.
Opret dig som bruger i dag
Det er gratis, og du binder dig ikke til noget.
Når du er oprettet som bruger, får du adgang til en lang række af sidens andre muligheder, såsom at udforme siden efter eget ønske og deltage i diskussionerne.
- Forside
- ⟨
- Forum
- ⟨
- Nyheder
Gå til bund