mboost-dp1
SXC - clix
Det lyder sejt, men det kunne være interessant at se tal på hvor meget det betyder i praksis ifht. elektriske signaler.
Anders Feder (1) skrev:Det lyder sejt, men det kunne være interessant at se tal på hvor meget det betyder i praksis ifht. elektriske signaler.
Nyheden skrev:Den kan arbejde på hastigheder på op til 340 GHz, men er fleksibel og kan også arbejde ved lavere hastigheder.
Hvis jeg ellers forstår dit spørgsmål korrekt, så burde det være svar nok.
vandfarve (2) skrev:"Den kan arbejde på hastigheder på op til 340 GHz, men er fleksibel og kan også arbejde ved lavere hastigheder."
Hvis jeg ellers forstår dit spørgsmål korrekt, så burde det være svar nok.
Signaleringen er vel ikke den eneste flaskehals i et stykke elektronik? Det jeg mener er hvilke hastigheder vi i praksis komme til at se på CPU'er, netværkskabler og hvor man ellers kunne forestille sig denne teknologi kunne anvendes.
Hvis man f.eks. ikke har transistorer der kan operere ved 340 GHz (hvilket jeg går stærkt ud fra at man ikke har), så vil man jo ikke kunne få en CPU på 340 GHz alene ved at øge signaleringen til 340 GHz. Det vil være et spørgsmål om mindste fællesnævner.
Men hvad vil den mindste fællesnævner være når man har signalering der kan opererer på op til 340 GHz, kunne jeg også spørge.
Anders Feder (3) skrev:Men hvad vil den mindste fællesnævner være når man har signalering der kan opererer på op til 340 GHz, kunne jeg også spørge.
God pointe, men jeg regner vel også med, at alle transistorer fjernes fuldstændigt fra moderne CPU'er, således at den kun er baseret på fotonik. Altså, at man helt fjerner flaskehalsene, men CPU'en skal vel også et eller andet sted kunne kommunikere med resten af HW, så du har fat i den lange ende der.
vandfarve (4) skrev:God pointe, men jeg regner vel også med, at alle transistorer fjernes fuldstændigt fra moderne CPU'er, således at den kun er baseret på fotonik.
Man kan vel næppe fjerne transitorerne da det er dem der laver arbejdet, men man kan måske erstatte dem med nogle fotoniske transistorer - men hvilke hastigheder opererer de så i givet fald ved? Næppe 340 GHz?
<object humor="false">
Kan det mon så trække Crysis uden lag?!!1!one
</object>
Det lyder sgu vildt. Der skal noget fart på RAMene der skal fodre den :-)
/EmailFX
Kan det mon så trække Crysis uden lag?!!1!one
</object>
Det lyder sgu vildt. Der skal noget fart på RAMene der skal fodre den :-)
/EmailFX
#3 En af de store udfordringer ved dagens digitale arkitekturer, er kommunikationen mellem enkelte blokke på en integreret kreds, som f.eks. en CPU.
Først havde man et globalt clocknet, hvor alting kørte synkront med hinanden. Senere blev man nødt til at betragte clocknettet som en 'bølge', hvor clocken spreder sig ud fra synkrone punkter og breder sig ud over chipoverfladen. Det gjorde beregningen af interne timings væsentligt mere komplicerede.
Nu er man nået derud, hvor en fælles global clock simpelthen ikke er mulig længere. Man neddeler logikken i clockdomæner, hvor der lokalt lever en clock. Der foretages så en masse tricks, for at muliggøre, at clockdomænerne kan snakke sammen.
MEN, det er jo ikke så sjovt, at hive en 64 bit bred databus tværs over chippen og dele den mellem forskellige clockdomæner. Det koster både areal (bussen selv samt alle drivbufferne (omkring 50% af logikken på Intel chips er idag drivbuffede)) og masser af power pga drivbufferne. Clocktræet i sig selv æder over halvdelen af den power, som chippen suger. Desuden er det svært at finde plads til 64 wires ved siden af hinanden, som så også skal være synkrone (nogenlunde lige langt delay, hvilket oversættes til samme kapacitet og modstand mv.).
Langt sjovere er det at trække en enkelt wire, og køre den ekstremt hurtigt. Du har ret i, at der ikke findes 340 GHz transistorer, men kunne man kaskade-koble aflæserne, så man måske har 64bit som en bølge, der altså på en 340/64 = 5,3GHz clock kunne opsnappe data, så kan man altså gennem en enkelt fiber have en "64bit bred, 5,3 GHz" databus, der kan levere 340 GBit/s tværs over chippen. Og det med minimalt strømforbrug.
DET er sku da lige noget, de glade CAD-drenge hos Intel får våde underhyler af ;).
Først havde man et globalt clocknet, hvor alting kørte synkront med hinanden. Senere blev man nødt til at betragte clocknettet som en 'bølge', hvor clocken spreder sig ud fra synkrone punkter og breder sig ud over chipoverfladen. Det gjorde beregningen af interne timings væsentligt mere komplicerede.
Nu er man nået derud, hvor en fælles global clock simpelthen ikke er mulig længere. Man neddeler logikken i clockdomæner, hvor der lokalt lever en clock. Der foretages så en masse tricks, for at muliggøre, at clockdomænerne kan snakke sammen.
MEN, det er jo ikke så sjovt, at hive en 64 bit bred databus tværs over chippen og dele den mellem forskellige clockdomæner. Det koster både areal (bussen selv samt alle drivbufferne (omkring 50% af logikken på Intel chips er idag drivbuffede)) og masser af power pga drivbufferne. Clocktræet i sig selv æder over halvdelen af den power, som chippen suger. Desuden er det svært at finde plads til 64 wires ved siden af hinanden, som så også skal være synkrone (nogenlunde lige langt delay, hvilket oversættes til samme kapacitet og modstand mv.).
Langt sjovere er det at trække en enkelt wire, og køre den ekstremt hurtigt. Du har ret i, at der ikke findes 340 GHz transistorer, men kunne man kaskade-koble aflæserne, så man måske har 64bit som en bølge, der altså på en 340/64 = 5,3GHz clock kunne opsnappe data, så kan man altså gennem en enkelt fiber have en "64bit bred, 5,3 GHz" databus, der kan levere 340 GBit/s tværs over chippen. Og det med minimalt strømforbrug.
DET er sku da lige noget, de glade CAD-drenge hos Intel får våde underhyler af ;).
Izaaq (7) skrev:#3 En af de store udfordringer ved dagens digitale arkitekturer, er kommunikationen mellem enkelte blokke på en integreret kreds, som f.eks. en CPU.
etc.etc.etc
.
Det var da på tide at der kom nogle med bare lidt viden om de sjovere emner til newz blakkede flok af kommentører :)
I tilfælde af misforståelse så er det en ros til Izaag :)
Nice... ville gerne se hvor godt den kan trække Crysis med den nye WARP funktion i Windows 7.
http://newz.dk/windows-7-kan-afvikle-crysis-uden-g...
http://newz.dk/windows-7-kan-afvikle-crysis-uden-g...
N, det er jo ikke så sjovt, at hive en 64 bit bred databus tværs over chippen og dele den mellem forskellige clockdomæner. Det koster både areal (bussen selv samt alle drivbufferne (omkring 50% af logikken på Intel chips er idag drivbuffede
Lyder som om vi også skal have ansat en del bus-chaufførere.
Eller måske var det fordi du stavede 'bus-chauffører' med 'e' til sidst. Fyy ha!
Izaaq (13) skrev:#12
offtopic: Måske skyldes det, at man har brugt mouse wheel, og det er gået lidt for stærkt.
Se evt på Pernicious´ ratings. Han har en del gode indlæg, som har fået flamebait-karakter. Det må bero på fejl...
Opret dig som bruger i dag
Det er gratis, og du binder dig ikke til noget.
Når du er oprettet som bruger, får du adgang til en lang række af sidens andre muligheder, såsom at udforme siden efter eget ønske og deltage i diskussionerne.
- Forside
- ⟨
- Forum
- ⟨
- Nyheder
Gå til bund