mboost-dp1
Intel
Mest udbredte RISC var nok Pentium4, det er alm. misforståelse at try det var en CISC men kernen er en meget hurtig RISC:
http://www.hardwaresecrets.com/article/235/4/
http://www.hardwaresecrets.com/article/235/4/
# RISC
RISC er da klart den mest sete arkitektur, husk på at alle MIPS processer også er baseret på RISC, det vil FX sige PS 1 og 2 og Nintendo 64, og senere PPS altså PS3 xbox 360 og naturligvis wii
men udover det er RISC processer som #4 skriver også brugt i mindre ting som heller ikke kræver at de er meget kompliceret.
#7 det er da noget fis at sige at P4 ikke er en CISC.
P4 er en stor og kompliceret prosesser som understøtter et kæmpe instruktionsæt modsat en RISC processer. At P4 gør det ved at dele de store instruktioner ned i mindre del instruktioner er et designvalg der her noget at gøre med netburst arkitekturen at gøre.
efter som de ønskede en høj hastighed på deres CPU, så de små instruktioner hurtigt blev færdige måtte de derfor dele de store op i mindre instruktioner. Men efter som den understøtter rigtig mange instruktioner kan det umuligt betegnes som en "reduced instruction set computer", som går ud på kun at understøtte de mest fundamentale instruktioner
RISC er da klart den mest sete arkitektur, husk på at alle MIPS processer også er baseret på RISC, det vil FX sige PS 1 og 2 og Nintendo 64, og senere PPS altså PS3 xbox 360 og naturligvis wii
men udover det er RISC processer som #4 skriver også brugt i mindre ting som heller ikke kræver at de er meget kompliceret.
#7 det er da noget fis at sige at P4 ikke er en CISC.
P4 er en stor og kompliceret prosesser som understøtter et kæmpe instruktionsæt modsat en RISC processer. At P4 gør det ved at dele de store instruktioner ned i mindre del instruktioner er et designvalg der her noget at gøre med netburst arkitekturen at gøre.
efter som de ønskede en høj hastighed på deres CPU, så de små instruktioner hurtigt blev færdige måtte de derfor dele de store op i mindre instruktioner. Men efter som den understøtter rigtig mange instruktioner kan det umuligt betegnes som en "reduced instruction set computer", som går ud på kun at understøtte de mest fundamentale instruktioner
#8
Modsat hvad nogen tror så har RISC ikke noget med få instruktioner
at gøre. Der er adskillige eksempler på at RISC arkitekturer har flere instruktioner
end CISC arkitekturer.
RISC er karakteriseret ved simple instruktioner.
For alle praktiske formål:
load/store arkitektur & fixed instruction length => RISC
Modsat hvad nogen tror så har RISC ikke noget med få instruktioner
at gøre. Der er adskillige eksempler på at RISC arkitekturer har flere instruktioner
end CISC arkitekturer.
RISC er karakteriseret ved simple instruktioner.
For alle praktiske formål:
load/store arkitektur & fixed instruction length => RISC
Opret dig som bruger i dag
Det er gratis, og du binder dig ikke til noget.
Når du er oprettet som bruger, får du adgang til en lang række af sidens andre muligheder, såsom at udforme siden efter eget ønske og deltage i diskussionerne.
- Forside
- ⟨
- Forum
- ⟨
- Nyheder
Gå til bund